标准号：T/CASAS 045-2025
标准名称：碳化硅金属氧化物半导体场效应晶体管（SiC MOSFET）动态栅偏(DGS)试验方法
团体名称：北京第三代半导体产业技术创新战略联盟
发布日期：2025年12月30日
实施日期：2025年12月30日
碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)具有击穿电压高、导通电流大、开关速度快、功率损耗小、高温稳定性好等优点，被认为是最具前景的半导体器件之一，它具有能够大幅提高现有装置集成的功率密度、效率、高温工作能力以及抗辐射的能力，与此同时还降低了系统的体积和重量，因此在智能电网、光伏发电、电动汽车等领域，都具有非常广阔的应用前景。SiCMOSFET在各类动态过程中会出现各类物理变化的迟滞，从而发生由于内部结构与外电路的不匹配，或内部各结构之间的不匹配而引发的应力叠加，或瞬态失效问题。
特别的，在SiCMOSFET开关过程中，栅极在动态电压应力作用下会造成的电特性参数退化，其中阈值电压漂移是最严重的。在栅极应力作用下的阈值电压漂移量产生的机理包含不同部分，包括由于SiC/SiO2界面固有的界面缺陷导致的阈值电压漂移，由于栅氧层充电造成的阈值电压漂移，这些阈值电压漂移一部分在释放应力后可恢复，一部分是永久存在的退化。SiCMOSFET的动态栅偏试验是器件承受重复正负变换的栅电压，以使栅极界面及近界面缺陷发生的俘获和/或释放过程。当栅极电压在快速变换过程中，由于界面态或近界面陷阱的填充或释放速度并不足以响应外加偏置的切换速度，导致局部电场增强。氧化层在这个过程中会承受高于外加栅偏电压的应力，从而使得阈值电压相较于静态偏压漂移更大。栅氧层中由于电子和空穴的复合所产生的能量，也会破坏其附近的键合，导致缺陷的引入。动态栅偏试验验证的器件栅极可靠性问题是多种失效机理的复合，其中偏置应力与所施加偏置条件的高低电平值、频率、占空比、切换速度等参数有很大关系，从而影响了偏置试验的阈值电压的漂移。因此，在规定应力条件下进行阈值电压漂移程度的测试，是评估器件在实际应用中栅极可靠性的重要手段。
现有的SiCMOSFET动态栅偏试验方法并未完全从传统恒定应力可靠性试验方法中分离，在试验条件、方法以及参数等重要细节内容没有具体规范，从而影响对SiCMOSFET器件栅极可靠性的评估，本文件给出了适用于SiCMOSFET器件的动态栅偏试验方法。
起草人：孙博韬、樊嘉杰、张清纯、刘盼、侯欣蓝、李世丹、项载满、雷光寅、陈媛、毛赛君、李汝冠、左元慧、张俊然、李钾、冯海科、汤益丹、谢峰、刘志强、宋鑫宇、刘惠鹏、袁琰、王民、张海涛、庄建军、史文华、张园览、刘鹏飞、罗润鼎、乔良、万玉喜、陈刚、袁俊、吴畅、王来利、杨奉涛、刘宗亮、李本亮、徐瑞鹏。